El panell de pantalla fabricat per la pantalla LCD de cristall líquid és àmpliament utilitzat en equips militars. Aquest disseny adopta la FPGA Spartan-3E com a maquinari. El 2 i TI de 16 caràcters LCD incorpora un controlador de gràfics Sitronix ST7066U per adonar-se del caràcter o caràcter xinès de la pantalla LCD. Pantalla completa, pantalla mòbil a pantalla completa i pantalla d'un sol caràcter a la pantalla. Totes les funcions s'implementen en llenguatge VHDL per complir amb els requisits de visualització LCD i aconseguir una varietat d'efectes de visualització.
A causa de la seva petita grandària, pes lleuger i baix consum, les pantalles LCD de cristall líquid tenen una àmplia gamma d'aplicacions. Per exemple, com panells de visualització per a aeronaus, tancs i vaixells, es pot reduir l'espai ocupat per la pantalla CRT original, reduir el pes del dispositiu i millorar la mobilitat.
Aquest disseny utilitza un LCD de caràcter amb un controlador gràfic integrat Si.tronix ST7066U a la taula de desenvolupament Spartan-3E, que implementa: (1) Visualització de caràcters individuals en qualsevol posició i pantalla completa i pantalla completa de caràcters; (2) La visualització de caràcters personalitzats (caràcters) i la visualització de moviment de pantalla completa de caràcters individuals. Entre ells, el controlador de gràfics [1] és responsable de rebre ordres i dades de control i enviar-lo a la pantalla LCD.
1 controlador de gràfics Sitronix ST7066U
El controlador té tres espais d'emmagatzematge interns, DD RAM, CGROM i CG RAM, que s'haurien d'inicialitzar abans d'enviar dades.
(1) DD RAM (mostra la RAM de dades)
El codi del caràcter s'emmagatzema. Físicament, la RAM DD té un total de posicions de 80 caràcters, cada línia té 40 caràcters, però només es poden mostrar 16 i no es mostren els 24 restants. Abans de llegir o escriure, s'ha d'inicialitzar el comptador d'adreces. El comptador d'adreces es pot mantenir constant o augmentar o reduir automàticament un 1 després de llegir o escriure.
(2) ROM CG (ROM Generador de caràcters)
Un mapa de bits de tipus de lletra que conté cada caràcter predeterminat.
(3) CG RAM (generador de caràcters RAM)
Conté mapes de bits de caràcter personalitzat de 8 bits. Cada bit de caràcter personalitzat està format per 5 punts en mapes de bits de 8 bits. L'ús específic és el mateix que DD RAM.
1.1 Senyals d'interfície amb FPGA
Els senyals d'interfície LCD i FPGA [2] són: (1) activar el senyal LCD_E; (2) registreu senyal de selecció LCD_RS; (3) senyal de control de lectura / escriptura LCD_RW; (4) quatre línies de dades LCD i línia de dades StrataFlash SF_D Reutilització 11: 8.
1.2 Anàlisi de temporització
El valor de les dades de SF_D 11: 8, LCD_RS, LCD_RW s'ha d'establir i estable com a mínim 40 ns abans que el LCD_E sigui elevat, i LCD_E roman elevat durant almenys 230 ns. En moltes aplicacions, LCD_RW sempre és baix ja que normalment les dades no es llegeixen des de la pantalla.
Tal i com es mostra a la figura 1, les dades es transmeten en format de 8 bits i es divideixen en 4 bits i 4 bits. Els primers 4 bits i els 4 bits baixos tenen un interval d'almenys 1. Una operació d'escriptura de 8 bits té un interval mínim de 40 abans de la següent comunicació, i el retard necessita augmentar fins a 1,64 ms després de l'ordre clear.
Disseny LCD LCD basat en FPGA
Figura 1 diagrama de sincronització d'interfície LCD de caràcter
2 disseny de visualització de dades
2.1. Diagrama de flux
Tal i com es mostra a la figura 2, la visualització de dades LCD inclou la inicialització d'alimentació, la visualització de la configuració, l'escriptura de dades a la pantalla i s'ha d'establir l'adreça inicial abans d'escriure dades.
Disseny LCD LCD basat en FPGA
Figura 2 Gràfic de flux de la pantalla LCD
El tauler de desenvolupament del cristall és de 50 MHz.
