A causa de la seva petita mida, pes lleuger i baix consum d'energia,Pantalla LCD de cristall líquids'utilitzen en una àmplia gamma d'aplicacions. Per exemple, com a panells de visualització per a avions, tancs i vaixells, es pot reduir l'espai ocupat per les pantalles CRT originals, es pot reduir el pes de l'equip i es pot millorar la maniobrabilitat.
Aquest disseny utilitza una pantalla LCD de caràcters amb un controlador gràfic Si.tronix ST7066U incrustat a la placa de desenvolupament Spartan-3E, que implementa: (1) Visualització d'un sol caràcter en qualsevol posició i visualització de caràcters a pantalla completa i a pantalla completa. ; (2) La visualització de caràcters personalitzats (caràcters) i la visualització de moviment a pantalla completa de caràcters individuals. Entre ells, el controlador gràfic [1] s'encarrega de rebre ordres i dades de control i enviar-los a la pantalla LCD.
1 controlador de gràfics Sitronix ST7066U
El controlador té tres espais d'emmagatzematge intern, DD RAM, CGROM i CG RAM, que s'han d'inicialitzar abans d'enviar dades.
(1) DD RAM (RAM de dades de visualització)
S'emmagatzema el codi de caràcters. Físicament, la memòria RAM DD té un total de 80 posicions de caràcters, cada línia té 40 caràcters, però només es poden mostrar 16 i els 24 restants no es mostren. Abans de llegir o escriure, cal inicialitzar el comptador d'adreces. El comptador d'adreces es pot mantenir constant o augmentar o disminuir automàticament en 1 després de llegir o escriure.
(2) CG ROM (ROM del generador de caràcters)
Un mapa de bits de tipus de lletra que conté cada caràcter predeterminat.
(3) CG RAM (RAM generadora de caràcters)
Conté mapes de bits de caràcters personalitzats de 8-bits. Cada bit de caràcter personalitzat consta de 5 punts en mapes de bits de 8-bits. L'ús específic és el mateix que DD RAM.
1.1 Senyals d'interfície amb FPGA
Els senyals d'interfície LCD i FPGA [2] són: (1) senyal d'activació LCD_E; (2) registre de selecció de senyal LCD_RS; (3) senyal de control de lectura/escriptura LCD_RW; (4) quatre línies de dades LCD i línia de dades StrataFlash SF_D<11:8>Multiplexació.
1.2 Anàlisi temporal
El valor de les dades de SF_D<11:8>, LCD_RS, LCD_RW ha d'estar establert i estable durant almenys 40 ns abans que la LCD_E s'aixequi i la LCD_E es mantingui alta durant almenys 230 ns. En moltes aplicacions, la pantalla LCD_RW sempre és baixa perquè les dades normalment no es llegeixen a la pantalla.
